## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-243876 (P2000-243876A)

(43)公開日 平成12年9月8日(2000.9.8)


(51) Int.Cl. <sup>7</sup>		識別記号		FI				テーマコード(参考)		
HOIL	23/12			H0	1 L 2	23/12		L	4M109	
,	21/56				2	21/56		R	5 F 0 6 1	
	21/60				2	23/28		Z		
	23/28				2	21/92		602L		
;	25/065				23/12			w		
			審査請求	未開求	請求以	頁の数18	OL	(全 14 頁)	最終頁に統く	
(21)出願番号		特願平11-44919		(71)	出願人	000005	223			
			宮土通株式会社							
(22)出顧日		平成11年2月23日(1999.2.23	23)	神奈川県川崎市中原区上小田中4丁目1番						
						1号				
			(72)発明者 川			川原	川原 登志実			
			•	神奈川県川崎市中原区上小田中4丁目1番						
							富士通	株式会社内		
				(72)	発明者					
									田中4丁目1番	
					·····	_		株式会社内		
				(74)	代理人					
						弁理士	井桁	貞一		
									最終頁に続く	

## (54) 【発明の名称】 半導体装置とその製造方法

### (57)【要約】

【課題】 チップ上の最適な位置に外部接続端子となる 突起電極を設ける際に、チップ面積のロス及び電気的特 性の劣化を最小限にとどめることを目的とする。

【解決手段】 半導体基板と、該半導体基板内に形成された電子回路と、該電子回路の端子と接続された内部配線層と、該半導体基板上の任意の位置で該内部配線層と接続され、該半導体基板上に形成された保護層から表出されたビアと、該ビアと接続され、該保護層上に形成された配線層と、該配線層と接続され、所定の高さを有する突起電極と、該半導体基板及び該突起電極の側面を封止する封止樹脂とを有する半導体装置により課題を解決する。



#### 【特許請求の範囲】

【請求項1】半導体基板と、

該半導体基板内に形成された電子回路と、

該電子回路の端子と接続された内部配線層と、

該半導体基板上の任意の位置で該内部配線層と接続さ れ、該半導体基板上に形成された保護層から表出された ピアと、

**該ビアと接続され、該保護層上に形成された配線層と、** 該配線層と接続され、所定の高さを有する突起電極と、 該半導体基板及び該突起電極の側面を封止する封止樹脂 10 とを有することを特徴とする半導体装置。

【請求項2】該突起電極上にバンプを形成することを特 徴とする請求項1記載の半導体装置。

【請求項3】該封止樹脂の側面と該半導体基板の側面と がダイサーで切断された共通の平面を有することを特徴 とする請求項1記載の半導体装置。

【請求項4】該ビアが該電子回路の入力トランジスタの 入力端または出力トランジスタの出力端に直接接続され るととを特徴とする請求項1記載の半導体装置。

【請求項5】該封止樹脂が圧縮成形された樹脂であると 20 とを特徴とする請求項1記載の半導体装置。

【請求項6】該配線層が該ビアと該突起電極とを最短距 離で接続することを特徴とする請求項1記載の半導体装

【請求項7】該ビアの直径が該配線層の幅と同等かそれ より小さいことを特徴とする請求項1記載の半導体装 置。·

【請求項8】半導体基板上に電子回路を形成する工程

該電子回路のトランジスタの入力端子または出力端子と 接続される内部配線層を形成する工程と、

該半導体基板上に該電子回路を保護する保護層と形成す

該半導体基板の任意の位置で該内部配線層と接続され、 該保護層から表出するビアを形成する工程と、

該ビアと接続され、該保護層上に形成された配線層と、 該配線層と接続され、所定の高さを有する突起電極を形 成する工程と、

該半導体基板を金型内にセットし、該半導体基板表面及 び該突起電極の側面を圧縮成形により樹脂封止する工程 40 とを有することを特徴とする半導体装置の製造方法。

【請求項9】該半導体基板を複数半導体ウエハ上に形成 し、それぞれダイサーにより切断する切断工程を有する ととを特徴とする請求項8記載の半導体装置の製造方 法。

【請求項10】該樹脂封止された半導体基板をエッチバ ックすることにより該突起電極の先端が該保護層から表 出することを確実にするエッチバック工程を有すること を特徴とする請求項8記載の半導体装置の製造方法。

ンプ形成工程を有することを特徴とする請求項8記載の 半導体装置の製造方法。

【請求項12】半導体基板と、

該半導体基板内に形成された電子回路と、

該電子回路の端子と接続された内部配線層と、

該半導体基板上の任意の位置で該内部配線層と接続さ れ、該半導体基板上に形成された保護層から表出された ビアと、

該ビアと接続され、該保護層上に形成された配線層と、 該配線層と接続され、テープに支持されたテープリード

該半導体基板及び該テープリードを封止する封止樹脂と を有することを特徴とする半導体装置。

【請求項13】内部に形成された電子回路の端子が表面 の周囲に設けられた電極バッドに接続された第1の半導 体装置と、

該第1の半導体装置より一片の長さが短く、該第1の半 導体装置上に接着された第2の半導体装置と、

該第2の半導体装置として請求項1記載の半導体装置を 用い、該第2の半導体装置の配線層と該第1の半導体装 置の電極パッドとを接続することを特徴とする半導体装

【請求項14】請求項1記載の半導体装置を用いた第1 の半導体装置と、

該第1の半導体装置より一片の長さが短く、該第1の半 導体装置上に回路面を向かい合わせに搭載され、請求項 1 記載の半導体装置を用いた第2の半導体装置と、

該第1及び第2の半導体装置の配線層どうしをバンプに より接続するととを特徴とする半導体装置。

【請求項15】請求項14記載の半導体装置において、 該第1の半導体装置が搭載されていない該第2の半導体 装置の配線層上に突起電極を設け、該第1、第2の半導 体装置及び該突起電極を樹脂封止することを特徴とする 半導体装置。

【請求項16】半導体基板と、

該半導体基板内に形成された電子回路と、

該電子回路の端子と接続された内部配線層と、

該半導体基板上の任意の位置で該内部配線層と接続さ れ、該半導体基板上に形成された保護層から表出された ピアと.

該ビアと接続され、該保護層上に形成され、ワイヤがボー ンディングされる領域を有する配線層とを有し、

該配線層が、ワイヤボンディングされ得る所定の領域を 有していることを特徴とする半導体装置。

【請求項17】半導体基板と、

該半導体基板内に形成された電子回路と、

該半導体基板上の任意の位置で該電子回路の端子と接続 され、該半導体基板上に形成された保護層から表出され たピアと、

【請求項11】該突起電極の先端にバンプを形成するバ 50 該ピアの直上で該ピアと接続され、該保護層上に形成さ

れた配線層と、

該配線層と接続され、所定の高さを有する突起電極と、 該半導体基板及び該突起電極の側面を封止する圧縮成形 された封止樹脂とを有することを特徴とする半導体装 置。

【請求項18】半導体基板上に電子回路を形成する工程 と、

該電子回路のトランジスタの入力端子または出力端子と 接続される内部配線層を形成する工程と、

該半導体基板上に該電子回路を保護する保護層と形成す 10 る工程と、

該半導体基板の任意の位置で該内部配線層と接続され、 該保護層から表出するピアを形成する工程と、

該ピアと接続され、該保護層上に形成された配線層と、 該配線層と接続され、所定の高さを有する突起電極を形 成する工程と、

該半導体基板を金型内にセットし、該半導体基板表面及 び該突起電極の側面を圧縮成形により樹脂封止する工程 と、

該突起電極に試験プローバを接触させ、該電子回路を試 20 験する工程とを有することを特徴とする半導体装置の製 造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置とその 製造方法に係わり、特にチップサイズパッケージ(以下 CSP)構造を有する半導体装置とその製造方法に関す る。

【0002】半導体装置の形状を半導体素子(以下チップ)に極力近づけるために、チップ上に外部出力端子を設け、これを樹脂で封止した構造の半導体バッケージが提案されている。

[0003]

【従来の技術】図11~図13は従来のCSPの一例を示す図であり、図11はその平面図であり、図12はその断面図であり、図13は図11の透視図である。図中1100はCSP構造の半導体チップを示し、1101は半導体基板を示し、1102はチップ内部に形成された電子回路と接続される内部配線層を示し、1103はアルミニウム等で形成され、内部配線層と接続されたビ40アを示し、1104はチップ上にポリイミドで形成された保護層を示し、1105は銅で形成され、保護層1104から表出したビア1103と接続された配線層を示し、1106は配線層1105上に形成された突起電極を示す。図13は絶縁膜1104より上の層を取り除いた場合の状態を示している。

【0004】図12には示されていないが、チップ1100は突起電極1106の先端部が露出するように樹脂によって封止されバッケージングされる。

【0005】外部端子となる突起電極1106の位置

は、配線層 1 1 0 5 によりチップ周囲に形成されたバッド 1 1 0 8 の位置からずらした位置にあり、図 1 1 の例ではチップ外周部にあるバッド 1 1 0 8 の位置が、配線層 1 1 0 5 により内部領域に再配置されている。この再配置により、突起電極のピッチをバッドのピッチより拡大することができ、回路基板へ実装する際に突起電極どうしがショートするような不都合をなくすことができる。

4

[0006]

【発明が解決しようとする課題】しかしながら、図13 に示されるバッド1108は、ワイヤボンディングのバッドをそのまま用いていたので100μm×100μm程度の面積を占めており、この面積の分だけチップの大型化を招くとともに、チップ内のトランジスタ等の素子数の減少を招く問題点があった。

【0007】また、配線層は必ずしもチップ周囲に形成されているパッドと突起電極とを最短距離で接続することができないので、電気的特性の劣化を招く問題点があった。

【0008】従って本発明は、チップ上の最適な位置に 外部接続端子となる突起電極を設ける際に、チップ面積 のロス及び電気的特性の劣化を最小限にとどめることを 目的とする。

[0009]

【課題を解決するために手段】上記の課題は、以下の手段を講じることにより解決することができる。

【0010】請求項1記載の発明では、半導体基板と、 該半導体基板内に形成された電子回路と、該電子回路の 端子と接続された内部配線層と、該半導体基板上の任意 30 の位置で該内部配線層と接続され、該半導体基板上に形 成された保護層から表出されたピアと、該ピアと接続さ れ、該保護層上に形成された配線層と、該配線層と接続 され、所定の高さを有する突起電極と、該半導体基板及 び該突起電極の側面を封止する封止樹脂とを有すること を特徴とする半導体装置により上記課題を解決できる。 【0011】また、請求項2記載の発明は、請求項1記

載の半導体装置において、該突起電極上にバンプを形成することを特徴とするものである。 【0012】また、請求項3記載の発明は、請求項1記

【0012】また、間求項3記載の発明は、間求項1記 載の半導体装置において、該封止樹脂の側面と該半導体 基板の側面とがダイサーで切断された共通の平面を有す ることを特徴とするものである。

【0013】また、請求項4記載の発明は、請求項1記載の半導体装置において、該ビアが該電子回路の入力・ 出力トランジスタの端子に直接接続されることを特徴と するものである。

【0014】また、請求項5記載の発明は、請求項1記載の半導体装置において、該封止樹脂が圧縮成形された樹脂であることを特徴とするものである。

50 【0015】また、請求項6記載の発明は、請求項1記

載の半導体装置において、該配線層が該ビアと該突起電 極とを最短距離で接続することを特徴とするものであ る。

【0016】また、請求項7記載の発明は、請求項1記載の半導体装置において、該ピアの直径が該配線層の幅と同等かそれより小さいことを特徴とするものである。 【0017】また、請求項8記載の発明では、半導体基板上に電子回路を形成する工程と、該電子回路の下ランジスタの入力端子または出力端子と接続される内部配線層を形成する工程と、該半導体基板上に該電子回路を保護する保護層と形成する工程と、該半導体基板の任意の位置で該内部配線層と接続され、該保護層から表出でを形成する工程と、該ピアと接続され、該保護層とに形成された配線層と、該配線層と接続され、該保護層上に形成された配線層と、該配線層と接続され、所定の高さを有する突起電極を形成する工程と、該半導体基板を金型内にセットし、該半導体基板表面及び該突起電極の側面を圧縮成形により樹脂封止する工程とを有することでもなる半導体装置の製造方法により課題を解決である。

【0018】また、請求項9記載の発明は、請求項8記 20 載の半導体装置の製造方法において、該半導体基板を複 数半導体ウエハ上に形成し、それぞれをダイサーにより 切断する切断工程を有することを特徴とするものであ

【0019】また、請求項10記載の発明は、請求項8 記載の半導体装置の製造方法において、該樹脂封止され た半導体基板をエッチバックすることにより該突起電極 の先端が表出することを確実にするエッチバック工程を 有することを特徴とするものである。

【0020】また、請求項11記載の発明は、請求項8 記載の半導体装置の製造方法において、該突起電極の先 端にバンプを形成するバンプ形成工程を有することを特 徴とするものである。

【0021】また、請求項12記載の発明は、半導体基板と、該半導体基板内に形成された電子回路と、該電子回路の端子と接続された内部配線層と、該半導体基板上の任意の位置で該内部配線層と接続され、該半導体基板上に形成された保護層から表出されたビアと、該ビアと接続され、該保護層上に形成された配線層と、該配線層と接続され、テーブに支持されたテーブリードと、該半導体基板及び該テーブリードを封止する封止樹脂とを有することを特徴とする半導体装置である。

【0022】また、請求項13記載の発明は、内部に形成された電子回路の端子が表面の周囲に設けられた電極バッドに接続された第1の半導体装置と、該第1の半導体装置より一片の長さが短く、該第1の半導体装置上に接着された第2の半導体装置と、該第2の半導体装置として請求項1記載の半導体装置を用い、該第2の半導体装置の配線層と該第1の半導体装置の電極バッドとを接続することを特徴とする半導体装置である。

【0023】また、請求項14記載の発明は、請求項1記載の半導体装置を用いた第1の半導体装置と、該第1の半導体装置より一片の長さが短く、該第1の半導体装置上に回路面を向かい合わせに搭載され、請求項1記載の半導体装置を用いた第2の半導体装置と、該第1及び第2の半導体装置の配線層どうしをパンプによりを接続することを特徴とする半導体装置である。 また、請求項15記載の発明は、請求項14記載の半導体装置において、該第1の半導体装置が搭載されていない該第2の半導体装置の配線層上に突起電極を設け、該第1、第2の半導体装置及び該突起電極を樹脂封止することを特徴とする半導体装置である。

6

【0024】また、請求項16記載の発明は、半導体基板と、該半導体基板内に形成された電子回路と、該電子回路の端子と接続された内部配線層と、該半導体基板上の任意の位置で該内部配線層と接続され、該半導体基板上に形成された保護層から表出されたビアと、該ビアと接続され、該保護層上に形成され、ワイヤがボンディングされる領域を有する配線層とを有し、該配線層が、ワイヤボンディングされ得る所定の領域を有していることを特徴とする半導体装置である。

【0025】また、請求項17記載の発明は、半導体基板と、該半導体基板内に形成された電子回路と、該半導体基板上の任意の位置で該電子回路の端子と接続され、該半導体基板上に形成された保護層から表出されたビアと、該ビアと接続され、該保護層上に形成された配線層と、該配線層と接続され、所定の高さを有する突起電極と、該半導体基板及び該突起電極の側面を封止する圧縮成形された封止樹脂とを有することを特徴とする半導体装置である。

【0026】また、請求項18記載の発明は、半導体基板上に電子回路を形成する工程と、該電子回路のトランシスタの入力端子または出力端子と接続される内部配線層を形成する工程と、該半導体基板上に該電子回路を保護する保護層と形成する工程と、該半導体基板の任意の位置で該内部配線層と接続され、該保護層から表出するビアを形成する工程と、該ビアと接続され、前定の上に形成された配線層と、該配線層と接続され、所定の高さを有する突起電極を形成する工程と、該半導体基板表面及び該突起電極を登内にセットし、該半導体基板表面及び該突起電極の側面を圧縮成形により樹脂封止する工程と、該突起電極に試験プローバを接触させ、該電子回路を試験する工程とを有するととを特徴とする半導体装置の製造方法である。

【0027】上述の各手段は次のような作用を有する。 【0028】 請求項1記載の半導体装置は、従来設けられていたパッドが不要となるので、パッドの面積分だけチップを小型化できるとともに、バッドの占めていた部分にトランジスタ等の素子を形成でき素子数を増加できる作用を有する。

【0029】さらに、ピアをチップ上の任意の位置に形 成でき、チップ内部の電子回路から直接ピアを介して配 線層により突起電極に導かれるので、最短の経路で内部 回路と突起電極とを接続することができるので、電気的 特性を向上できる作用がある。

【0030】また、請求項2記載の半導体装置は、突起 電極上にパンプを形成するので、チップをプリント基板 に実装する際に、プリント基板の端子に確実に半田付け できる作用を有する。

【0031】また、請求項3記載の半導体装置は、封止 10 有する。 樹脂の側面と半導体基板の側面とがダイサーで切断され た共通の平面を有するので、チップを最小限の大きさで 封止する、つまりチップサイズで封止することができる 作用を有する。

【0032】また、請求項4記載の半導体装置は、ビア が電子回路の入力トランジスタの入力端または出力トラ ンジスタの出力端に直接接続されるので、入力・出力ト ランジスタの端子に対し最短距離でピアを設けるととが でき、電気的特性を向上させられる作用を有する。

【0033】また、請求項5記載の半導体装置は、圧縮 成形法により樹脂層を形成することにより、配線層15 が樹脂成形時に流動する樹脂から受ける圧力が最小にな り、配線層が断線する可能性を最小にすることができる 作用が得られる。逆にいえば、配線層の長さが最小に設 計されているので、樹脂の流動性を向上させることがで き、樹脂17中にボイドが発生するのを防ぐことができる 作用が得られる。また、封止樹脂が圧縮成形された樹脂 であるので、樹脂に離型材を混入させる必要がなく、離 型材を入れることによって犠牲にしていた樹脂の特性で ある密着性を失わない作用を有する。

【0034】また、請求項6記載の半導体装置は、配線 層がピアと突起電極とを最短距離で接続するので、電気 的特性を向上させられる作用を有する。

【0035】また、請求項7記載の半導体装置は、ビア の直径が配線層の幅と同等かそれより小さいので、ビア の存在により、チップの大型化を招くことがない作用を 有する。また、請求項8記載の半導体装置の製造方法 は、従来設けられていたパッドを不要にできるので、パ ッドの面積分だけチップを小型化できるとともに、バッ ドの占めていた部分にトランジスタ等の素子を形成でき 40 素子数を増加できる作用を有する。

【0036】さらに、ピアをチップ上の任意の位置に形 成できるので、突起電極とビアとを接続する配線層を最 短距離で接続するととができる電気的特性を向上できる 作用があるまた、請求項9記載の半導体装置の製造方法 は、複数の電子回路の形成された半導体基板をダイサー により切断する切断工程を有するので、チップを最小限 の大きさで封止する、つまりチップサイズで封止すると とができる作用を有する。

方法は、樹脂封止された半導体基板をエッチバックする **ととにより突起電極の先端が保護層から表出するととを** 確実にするエッチバック工程を有するので、突起電極が 確実に表出し、プリント基板に実装する際に確実にプリ ント基板の端子に接続するととができる作用を有する。

【0038】また、請求項11記載の半導体装置の製造 方法は、突起電極の先端にバンプを形成するバンプ形成 工程を有するので、プリント基板に実装する際に確実に プリント基板の端子に半田付けすることができる作用を

【0039】また、請求項12記載の半導体装置は、テ ープリードを用いてチップから配線を引き出すので、ワ イヤに比べてリードピッチを小さくできる作用を有す

【0040】また、請求項13記載の半導体装置は、大 きさの異なる2つの半導体装置を積層することにより、 実装面積を減らすことができる作用を有する。

【0041】また、請求項14記載の半導体装置は、大 きさの異なる2つの半導体装置を積層することにより、 実装面積を減らすとともに、双方の半導体装置をバンプ により接続するので実装の高さも低くすることができる 作用を有する。

【0042】また、請求項15記載の半導体装置は、請 求項14記載の積層した半導体装置を樹脂で封止すると とにより、信頼性を向上させる作用を有する。

【0043】また、請求項16記載の半導体装置は、従 来のワイヤボンディング装置を利用して本発明の半導体 装置を実装基板に実装することができ、樹脂層を形成す るための圧縮成形機を導入しなくても本発明の半導体装 置を利用できる作用を有する。

【0044】また、請求項17記載の半導体装置は、ビ アの直下にトランジスタの入力・出力端子があるので、 電気的な遅延最小限となり、また寄生容量や寄生インダ クタンスが付くことなくトランジスタの入・出力をピア に伝達するととができる作用を有する。

【0045】また請求項18記載の半導体装置の製造方 法は、突起電極にプローバを当てて試験を行うので、試 験ポイントを任意の点に引き出してチェックできる作用 を有する。特に集積度が大規模なものになると試験時間 も長くなるが、本実施例を用いればチップ内の回路をあ る信号の流れに沿って分割したり、機能ブロック単位で の試験が可能となるため、試験時間を短縮できる作用も ある。さらに、チップ内の電子回路の信号を途中の段階 で、その値をチェックできるので、不良箇所を特定しや すい作用もある。また、最終製品状態でのチェックが可 能となる作用もある。

[0046]

30

【発明の実施の形態】次に本発明の実施の形態について 図面と共に説明する。図1~図5は本発明の第1実施例 【0037】また、請求項10記載の半導体装置の製造 50 を説明する図であり、図1(a)は第1実施例の半導体

装置の平面図を示し、図1(b)は図1(a)の一点鎖線における断面図を示し、図2(a)は図1(a)の保護圏14より上部の構成要素を取り除いた場合を示す図である。図3(a)~3(e)は本発明の第1実施例の製造方法を説明する図であり、図4は図1(b)に示される形態にパンプを搭載した状態を示す図であり、図5は本発明の切断前のウェハ状態における構造を示す図でる。

【0047】各図において10はCSP構造の半導体装置を示し、11,31,41は半導体基板を示し、12,32,42はチップ内に形成され内部のトランジスタの入力・出力端と接続された内部配線層を示し、13,33,43は内部配線層と接続されチップ上の任意の位置に設けられたビアを示し、14,34,44はチップ上に形成された保護層を示し、15,35,45は保護層から表出しビアと接続された配線層を示し、16,36,46は配線層上に形成された突起電極を示し、17,37,47は突起電極の頂部が表出するようにチップを封止した樹脂を示す。

【0048】本発明の第1実施例のチップは、図1に示されるように、チップ内の任意の位置にビアが設けられ、ビアと配線層との接続部13aから配線層15が突起電極16の下側まで引き出され、その上に突起電極16が形成されている。

【0049】本実施例では、従来技術で示したチップ周囲に設けられた電極パッドから配線層を引き出したチップとは異なり、チップ上の任意の位置から配線層を引き出している。従って、従来技術のようにチップ内部の電子回路からの配線が、いったんチップ周囲の電極パッドに引き出されてから配線層により突起電極に導かれるという信号経路ではなく、本実施例の信号経路は、チップ内部の電子回路から直接ビアを介して配線層により突起電極に導かれるので、最短の経路で内部回路と突起電極とを接続することができる。

【0050】ビア13はアルミニウム等で形成され、直径 5~25μm,高さ10~50μmで構成され、図1(b)に 示されるように、チップ内の内部配線層12と接続されて いる。内部配線層12はアルミニウムで形成され、チップ 内のトランジスタ等で形成された電子回路の出力端もし くは入力端等の所定の端子と接続されている。図1(b)に 示される例では、内部配線層12がトランジスタの入力・ 出力端子から所定の距離をおいて引き出される場合を説 明しているが、ビア13の直下に回路が存在しなければ、 トランジスタの入力・出力端子をピア13の直下に配置 することも可能である。ビアの直下にトランジスタの入 力・出力端子があれば、電気的な遅延なく、また寄生容 量や寄生インダクタンスが付くことなくトランジスタの 入・出力をピアに伝達することができる。また図1(b)で は最上層の内部配線層12にピア13が接続されているが、 さらに下側の配線層と接続してもよい。

【0051】ピア13は、内部配線層12と配線層15

とを接続するためのものだが、内部配線層 1 2 や配線層 1 5 と異なる材質で形成しても、同じ材質で形成してもよい。本発明ではビアを形成する材質に関わらず、内部配線層 1 2 と配線層 1 5 とを接続しているものをビアと呼ぶ。 配線層 15は幅 2 5 μmの銅で形成され、保護層 1 4上に形成されている。従来の技術では、配線層はチップ周囲に設けられたボンディング用のパッドから所定位置の突起電極に引き回されていたので、パッドが不要な面積を占め、不要に長い配線層が電気的特性を劣化させていた。これに比べ、本発明の第1実施例は、図 2

(a) に示されるように、ビア13をチップ周囲に設けなければならないといった制約がないので、チップ内の任意の位置に設けることができ、ビア13と突起電極16とを接続する配線層15の長さを最短にすることができるので電気的特性を向上させられ、余分な配線層の引き回しのない分配線スペースも減らすことができる。なお、配線層の材質は、銅に限らず金やニッケルでもよい。

【0052】との配線層15は、一連のチップ製造工程 が終了した後で、再度チップ上に配線を施してチップの 電極(本実施例では突起電極16)の位置を調整する作 用があるので、「再配線層」と呼ばれることもある。

【0053】ビア13の直径は、図2(a)に示されるように配線層15の幅と同等かそれより小さく、チップ内部に形成される各内部配線層間を接続する通常のビアと同程度の直径なので、本実施例のビア13の存在により、チップの大型化を招くようなことはない。なお、ビアと配線層との接続部13aは配線層13より幅が広くなっているが、これは位置合わせの誤差を吸収し得る程度の大きさであり、実質的にチップ面積を拡大させる程の大きさではない。

【0054】図2(b)は、従来の技術により形成したチップ21の面積を示すものであり、図2(a)に示される本実施例により形成したチップ20と比べると、ほぼパッド1108の占めていた幅の分だけチップ面積が小さくなっている様子が示されている。

【0055】配線層15上の所定の位置には突起電極16が 設けられている。との突起電極16が設けられる配線層15 の端部は、突起電極に対応した形状にパターニングされ ている。

【0056】突起電極16は、メッキにより形成された 銅で形成され、直径300μm,高さ100μmで形成さ れている。突起電極16の配置は、実装されるプリント 基板の端子の配置に対応している。突起電極16及びチップ10の表面は樹脂17で封止され、突起電極16の 頂部が樹脂17の面から表出する。この樹脂17は後述 するように圧縮成形法により形成された樹脂である。

【0057】以上の構成により、従来設けられていたパッドの分だけチップ面積を縮小でき、最短の配線層により電気的特性を向上させることができる。また、圧縮成50 形法による樹脂を用いることにより後述するような作用

効果がある。

【0058】次に、本発明の半導体装置の製造方法を図 3 (a)~3 (e) に従って説明する。

【0059】図3(a)に示されるように、基板31上 に保護層となる厚さ1μmのPSG/SiN層34aと厚 さ10μmのポリイミドからなるカバー膜34bをスパ ッタにより形成し、ピア33部分を所定の深さエッチン グして内部配線層32に到達する開口を形成する。その 後アルミニウムをリフトオフ法等によりピア33内に形 成する。

【0060】次に図3(b)に示されるように、基板3 1上全面にクロムからなる密着金属層35aをスパッタ で厚さ1μmに形成し、さらにその上に銅からなる配線 下地金属層35bをスパッタで厚さ2 μmに形成する。 【0061】次に図3(c)に示されるように、配線層 35を形成する領域以外を配線用レジスト38で覆い、 その後電解メッキにより銅を厚さ5 µmで形成し配線層3 5を形成する。

【0062】次に図3 (d) に示されるように、突起電 極36を形成する領域以外を突起電極用レジスト39で 20 覆い、その後電解メッキにより銅を厚さ100μmで形 成し突起電極36を形成する。なお、突起電極36の上 にこれを外部の水分による腐食を防ぐために、ニッケ ル、金、パラジウム等の保護金属層40を形成してもよ いっ

【0063】最後に図3(e)に示されるように、突起 電極用レジスト39を除去した後、配線層35をマスク としてエッチングを行い、全面に形成されていた密着金 属層35a及び配線下地金属層35bの不要部分を除去 する。この時少しオーバーエッチングをかけるので、配 線層35及び保護金属層40の厚さが薄くなるが、予め との厚さを考慮して配線層35は形成されているので間 題ない。

【0064】以上のように突起電極36を形成した後、 図1(b)で示したように基板11上に樹脂17を形成 する。との樹脂17は以下のように圧縮成形法により形 成される。

【0065】まず所定のキャピティを有する上型・下型 からなる金型内に上記突起電極を形成した各チップへ切 断する前のウエハ状態である基板を載置し、PPS, P 40 EEK, PES等の熱可塑性樹脂からなる樹脂タブレッ トをウエハ中央に置く。この時、金型には樹脂が付かな いようにするために、フィルムを貼っておいてもよい。 【0066】次に金型を樹脂が溶融する温度まで加熱 し、上型・下型のどちらかを動かしてキャビティを狭め ていき、樹脂タブレットを圧縮する。加熱されて軟化し た樹脂は、圧縮されながらウエハ全面に広がり、ウエハ 全面に樹脂17が形成され、チップ表面及び突起電極の 側面を封止する。なお、本実施例は半導体ウェハ単位で 圧縮成形法による樹脂層を形成しているが、各チップ毎 50 ができ、樹脂17中にボイドが発生するのを防ぐととがで

に切断した後にこれを行ってもよい。

【0067】との圧縮成形法については、本願出願人が 平成9年1月23日に出願した特願平9-10683 (特願平10-79362;米国特許出願番号:029 608) に詳細に開示されている。圧縮成形法を用いる てとにより、**封止樹脂が圧縮成形された樹脂であるの** で、樹脂に離型材を混入させる必要がなく、離型材を入 れることによって犠牲にしていた樹脂の特性である密着 性を失わずに半導体装置の封止が可能となる。

【0068】樹脂17を圧縮成形法で形成した場合、突 起電極16上にも薄く樹脂層が形成されるが、 これはエ ッチング、機械研磨、サンドブラスト、レーザー光照射 等により除去すればよい。または、上型に柔軟性のある フィルムを貼っておき、圧縮成形時に突起電極をとのフ ィルムに食い込ませ、樹脂成形後にとのフィルムを剥が すことで突起電極16を露出させてもよい。以上のよう なエッチバック工程により突起電極16上に形成された 樹脂層を確実に取り除くととができる効果が得られる。

【0069】次に、図4に示されるように、樹脂17か ら露出した突起電極16上にバンプ18を形成する。バ ンプ18の形成方法は種々あるが、転写バンプ法やステ ンシルマスクを用いたスクリーン印刷法で形成すればよ い。バンプの材質は、錫と鉛の合金が一般的であり、求 められる特性に応じて合金の比率を変えればよい。

【0070】パンプ18を形成しなくてもチップ10を 実装基板に実装できるが、バンプ18を設けることによ り、実装基板側に半田を設けておく必要がなく、実装性 に優れるという効果が得られる。

【0071】以上の工程により、基板上に配線層を形成 して任意の位置に突起電極及びバンプを形成したウェハ が完成する。ウエハ状態で上記圧縮成形により樹脂を形 成したので、最終的な形状は図5に示されるように、ウ エハ全面に樹脂57及びパンプ58が形成されたものと なる。なお、図5では配線層、保護層といった細かい構 成は省略して描かれている。

【0072】最後にウエハはダイサーにより図5の一点 鎖線部分で切断されて個々の半導体装置に分離される が、この時基板51の側面と樹脂層57の側面とは同一 平面となる。これにより、チップの大きさを小さくする ことができ、チップサイズとほぼ等しいサイズのバッケ ージが得られる効果がある。

【0073】以上説明したように、本発明は図1

(a), 2 (a) に示される配線層 15 が、ピア 13 と 突起電極 16とを最短で接続するように設計する事と、 圧縮成形法にて樹脂17を形成する事とにより、配線層 15が樹脂成形時に流動する樹脂から受ける圧力が最小 になり、配線層が断線する可能性を最小にすることがで きる効果が得られる。逆にいえば、配線層の長さが最小 に設計されているので、樹脂の流動性を向上させること

きる効果が得られる。とれら2つの効果は、圧縮成形法を用いたととによるプロセス上の効果だが、本実施例は、配線層を用いてチップ上の任意の位置に突起電極を形成するチップにおいて、配線層の長さを最短に設計することにより、配線層の断線を招くことなくチップ表面を樹脂で封止することを可能とするものであり、上記プロセス上の効果以外にも、圧縮成形法による樹脂を用いることにより、チップの構造としての効果もある。

【0074】さらに本実施例では、チップ内の電子回路の任意の場所に外部からの信号を入力・出力できるので、上述した本実施例の突起電極を試験端子に応用するととも容易となる。本実施例は多端子化に適しているので、通常の半導体装置では形成されることのない試験端子も容易に形成できる。

【0075】また、半導体装置の集積度が高くなると配線層の幅も狭くなり、プローバの端子を接触させてのチェックができなくなるが、本実施例によれば、任意の点に引き出してチェックできるためその効果は大きい。特に集積度が大規模なものになると試験時間も長くなるが、本実施例を用いればチップ内の回路をある信号の流 20れに沿って分割したり、機能ブロック単位での試験が可能となるため、試験時間を短縮できる効果もある。

【0076】さらに、本実施例を用いれば不良解析も容易となる。本実施例によればチップ内の電子回路の信号を途中の段階で、その値をチェックできるので、不良箇所を特定しやすい効果もある。

【0077】特に、本実施例が効果を発揮するのは、最 終製品状態でのチェックが可能となる点である。通常の 半導体装置では、最終製品で信号の途中の段階の値をチ ェックしようとすると封止樹脂や保護層を精度よく除去 する必要があり、さらに極めて細い配線層にプローバを 電気的にコンタクトしてチェックする必要がある。これ は一点だけ行うのも難しいので、多点を行うのはほとん ど不可能である。本実施例を用いれば、数枚の試験用マ スクを用意すれば、最終製品に近い状態での試験が容易 にできる。もちろん、予め試験端子を所定の位置に設け ておけば効率的にこの試験を行うことができる。チップ 内の回路の規模が大規模な半導体装置になると、設計し たチップが正常に動作するまでに何度もバグのないこと を確認する必要があり、不良解析がどれだけ効率的にで きるかが工程短縮、納期短縮の鍵となっている。本実施 例を用いれば、入力・出力端子を空間的にも機能的にも 任意の位置に配置できるため、チップの設計の自由度が 髙くなる効果もある。

【0078】以下に第1実施例の変形例を説明する。

【0079】図6(a)、(b)は本発明の第2実施例を示す図であり、図6(a)は、図1に示される実施例の実起電極16に相当する部分を銅からなるテーブリード66に代えて構成した場合の実施例である。その他の構造は図1のものと同様であり、基板61内に形成され 50

た内部配線層62に接続するピア63が基板上の適当な 位置に設けられ、とのピア63に配線層65が接続され ている。図1の実施例ではこの配線層上に突起電極が設 けられたが、本実施例では配線層にテープ68上に形成

[0080]以上の構成により、バンプを用いている図 1の実施例に比べ、テープリードを用いて最終的にチップから配線を引き出しているので、リードピッチを30 μm程度と小さくできる効果がある。

された銅リード66を接続している。

[0081]図6(b)は、図6(a)に示される実施例の配線層65とリード66との間に金で構成された接続用異種材料層を設けたものであり、飛び出した余分なリードがチップ上でショートしないという効果とリード接合部のストレスを緩和する効果がある。

【0082】図7(a)、(b)は本発明の第3実施例を示す図であり、図7(a)はその平面図を、図7(b)は(a)図に示される一点鎖線での断面図を示す。本実施例では、本発明により小型化されたチップと

本発明を用いないチップの2つを用いている。図7

(b) に示されるように、下側に本発明を用いないチップ72を実装基板71上に設け、半導体装置72上に本発明を用いて小型化された半導体装置73を接着層74を介して積層する。チップ73の一片の長さは、チップ72の一片の長さより短く小型なものとなっている。上部のチップ73の構成は、上述した本発明の実施例で説明したものと同じだが、突起電極を設けずに配線層75の所定の位置からワイヤにより下側の半導体装置72の電極パッド76と接続している点が前の実施例と異なる点である。なお、封止樹脂は示されていないが、ポッティング等により半導体装置72、73を封止しても構わない。

【0083】本実施例により、チップを容易に積層する ことができ、例えば下側のチップをロジックLSI、上 側のチップをフラッシュメモリにより構成すれば、両者 の機能を有する半導体装置をほぼ1チップ分の面積で実 装できる効果がある。

[0084] 図8は本発明の第4実施例を示す図であり、上側、下側双方とも本発明を用いた半導体装置82、83を実装基板81上に積層したものであり、両チップの回路面を向かい合わせに搭載している。上側の半導体装置83は下側の半導体装置82より一片の長さが短く、小型なものとなっている。双方の半導体装置とも本発明を用いているので、その表面には配線層が形成されており、両者の接続は双方の配線層どうしをバンプ86を用いて接続しているが、配線層の上に図1に示されるような突起電極は形成せず、半田で構成されたバンプ86を形成し、下側の半導体装置82と回路面が向かい合わせになるように、金で構成された接続用異種材料層84を介して接続されている。前述の実施例

と異なりパンプにより双方の半導体装置を接続している ので、実装した時の高さを低く抑えるとができる。な お、封止樹脂は示されていないが、ポッティング等によ り半導体装置82、83を封止しても構わない。

【0085】本実施例により、異なる機能のチップをほ ば1チップ分の面積で実装基板に実装できるとともに、 実装の高さも低く抑えることができる。

【0086】図9は本発明の第5実施例を示す図であ り、図8に示される第4実施例との違いは、図8のもの がワイヤにより実装基板81に接続しているのに対し、 本実施例では第1実施例のように突起電極96により実 装基板に接続し得る点である。 突起電極96は、半導体 装置92で覆われていない半導体装置91上の配線層9 5上に設けられている。本実施例の製造方法は、下側の 半導体装置91の上に上側の半導体装置92をバンプ9 4を介して接続した後、半導体装置91、92が一体と なったウエハ状態のものを第1実施例にて説明したもの と同じ金型内にセットし、圧縮成形法を用いて樹脂層9 7を構成する。

【0087】本実施例により、異なる機能のチップを積 20 層し、ほぼ1チップ分の面積で実装できるものを樹脂で 封止して供給することができ、積層したチップの信頼性 を向上させられる効果がある。

【0088】図10(a), (b)は本発明の第6実施 例を示す図であり、第1実施例に示される突起電極及び 樹脂層を除いた構成の半導体装置102をワイヤ106 により実装基板101に実装している。ワイヤ106は 半導体装置102上の配線層105と実装基板101上 の接続パッドとの間に設けられている。配線層105 は、ワイヤがボンディングされる領域として所定の幅を 有している。図10(a)はワイヤ106を直接配線層 105に接続した場合を示し、図10(b)は配線層1 05上に金により構成された接続用異種材料層104を 介してワイヤ106を接続した場合を示している。

【0089】本実施例により、従来のワイヤボンディン グ装置を利用して本発明の半導体装置を実装基板に実装 することができ、樹脂層を形成するための圧縮成形機を 導入しなくても本発明の半導体装置を利用できる効果が ある。

【0090】上述した各実施例は適宜各々を組み合わせ 40 て使用してもよく、各実施例で説明した構成はその実施 例に限られるものではない。

[0.091]

【発明の効果】上述のように本発明によれば、以下のよ うな効果が得られる。

【0092】従来設けられていたパッドが不要となるの で、パッドの面積分だけチップを小型化できるととも に、バッドの占めていた部分にトランジスタ等の繁子を 形成でき素子数を増加できる効果を有する。

【0093】さらに、ピアをチップ上の任意の位置に形 50 12,32,42,62………内部配線層

成できるので、突起電極とピアとを接続する配線層を最 短距離で接続するととができ、配線層の長さが最短なの で、付加インダクタンス成分が最小になり、電気的特性 を向上できる効果がある。

【0094】また、配線層が、ピアと突起電極とを最短 で接続するように設計する事と、圧縮成形法にて樹脂を 形成する事とにより、配線層が樹脂成形時に流動する樹 脂から受ける圧力が最小になり、配線層が断線する可能 性を最小にすることができる効果が得られる。逆にいえ は、配線層の長さが最小に設計されているので、樹脂の 流動性を向上させるととができ、樹脂中にボイドが発生 するのを防ぐととができる効果が得られる。とれら2つ の効果は、圧縮成形法を用いたことによるプロセス上の 効果だが、本実施例は、配線層を用いてチップ上の任意 の位置に突起電極を形成するチップにおいて、配線層の 長さを最短に設計することにより、配線層の断線を招く ことなくチップ表面を樹脂で封止することを可能とする ものであり、上記プロセス上の効果以外にも、圧縮成形 法による樹脂を用いることにより、チップの構造として の効果もある。

【図面の簡単な説明】

【図1】本発明の第1実施例である半導体装置を説明す る図である。

【図2】本発明の第1実施例と従来例とを比較する図で

【図3-a】本発明の第1実施例の製造工程を示す図で

【図3-b】本発明の第1実施例の製造工程を示す図で ある。

【図3-c】本発明の第1実施例の製造工程を示す図で ある。

【図3-d】本発明の第1実施例の製造工程を示す図で

【図3-e】本発明の第1実施例の製造工程を示す図で

【図4】本発明の第1実施例の半導体装置にバンプを搭 載した図である。

【図5】本発明の第1実施例の半導体装置のウエハ状態 を示す図である。

【図6】本発明の第2実施例を示す図である。

【図7】本発明の第3実施例を示す図である。

【図8】本発明の第4実施例を示す図である。

【図9】本発明の第5実施例を示す図である。

【図10】本発明の第6実施例を示す図である。

【図11】本発明の従来技術を示す図である。

【図12】本発明の従来技術を示す図である。

【図13】本発明の従来技術を示す図である。 【符合の説明】

11, 31, 41, 51, 61……基板

17 13, 33, 43, 63, 77, 87, 97, 107...


…ピア


14,34,44,74………保護曆 15,35,45,65,75,85,95,105…\* \*…配線層


16,36,46,96………实起電極

17, 47, 57, 67………樹脂

【図1】









)


[図3-a]




【図3-b】




【図3-c】




[図3-d]




【図3-e】



【図4】




【図5】




)


)

[図7]







[図8]




【図9】




【図12】




## 【図10】






【図13】







フロントページの続き

(51) Int.Cl.'

識別記号

HO1L 25/07 25/18

(72)発明者 新間 康弘

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 米田 義之

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 深澤 則雄

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

FΙ

テマコート' (参考)

HO1L 25/08

В

(72)発明者 濱中 雄三

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 永重 健一

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 穂積 孝司

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

Fターム(参考) 4M109 AA01 BA03 CA26 DB11

5F061 AA01 BA03 CA26